К содержимому
learnspaceYOUR NEXT CHAPTER
ПРОСТРАНСТВО ОБУЧЕНИЯ
ГлавнаяКаталог курсовМоё обучениеCoursera

Знания без границ

Учитесь у лучших университетов и компаний мира.

Открыть Coursera
Интеграция
Пространство университета
Моё пространствоСтраница курса
↵
ЯЛичный кабинетСтудент
© 2026 LearnSpaceКаждый день — возможность узнать больше.Помощь
Hardware Description Languages for FPGA Design · LearnSpace
Назад в каталог
courseraИнженерия

Hardware Description Languages for FPGA Design

Курс от University of Colorado Boulder
Средний≈ 36.6 чАнглийский
О курсеНавыкиПрограммаПреподаватели

О курсе

This course can also be taken for academic credit as ECEA 5361, part of CU Boulder’s Master of Science in Electrical Engineering degree. Hardware Description Languages for Logic Design enables students to design circuits using VHDL and Verilog, the most widespread design methods for FPGA Design. It uses natural learning processes to make learning the languages easy. Simple first examples are presented, then language rules and syntax, followed by more complex examples, and then finally use of test bench simulations to verify correctness of the designs. Lecture presentations are reinforced by many programming example problems so that skill in the languages is obtained. After completing this course, each student will have fundamental proficiency in both languages, and more importantly enough knowledge to continue learning and gaining expertise in Verilog and VHDL on their own. This course includes specific hardware and software requirements. Please review the FAQ below for complete details.

Навыки, которые вы освоите

Field-Programmable Gate Array (FPGA)Hardware DesignVerification And ValidationSimulation and Simulation SoftwareComputational LogicDevelopment TestingSystem Design and ImplementationComputer ProgrammingElectrical and Computer EngineeringProgramming PrinciplesTest ToolsApplication Specific Integrated CircuitsTest CaseElectronics EngineeringSimulationsElectronic Hardware

Программа курса

4 модулей · 76 учебных материалов

01Basics of VHDL23 материалов

Introduction to the Course

Course Updates and Accessibility SupportЧтениеNon-Credit Students: Welcome and Where to Find HelpЧтениеIntroduction to Hardware Description Languages for FPGA DesignВидеоHardware Description Languages for FPGA Design Assessment StrategyЧтение

Учитесь у экспертов

Timothy Scherr

Senior Instructor and Professor of Engineering Practice

Benjamin Spriggs

Lecturer and Scholar of Engineering Practice

Hardware Description Languages for FPGA Design
В каталоге вашей программы

Инвестируйте в себя

Новые знания — в удобное для вас время.

Начать на Coursera

Обучение откроется на Coursera
в новой вкладке

Обучение на Coursera

≈ 36.6 ч

4 модулей

Язык: Английский

Субтитры: Арабский, Французский, Украинский, Китайский (Китай), Греческий, Итальянский, Бразильский португальский, Вьетнамский, Нидерландский, Корейский, Ория, Немецкий, Русский, Тайский, Индонезийский, Шведский, Турецкий, Испанский, Хинди, Японский, Казахский, Польский

Часть программы вашего университета
Hardware & Software RequirementsЧтение
Introduce YourselfОбсуждение

Lectures

Why Learn VHDL?ВидеоFPGA Design FlowВидеоIntro to VHDL: Finite State MachineВидеоHow to speak VHDL, first phrasesВидеоVHDL Assignments, Operators, TypesВидеоVHDL Rules and Syntax, Interface PortsВидеоVHDL in ModelSim: Download and InstallВидеоVHDL in ModelSim: Adding to your ToolkitВидеоMisson 2-001: Week 1 ReadingsЧтение

Week 1 Missions

VHDL Find the Code ErrorsЗаданиеModule 1 QuizЗаданиеSubmitting VHDL Programming AssignmentsВидеоFiles for Week 1 Programming AssignmentsЧтениеVHDL 2-bit ComparatorПрограммированиеVHDL Correct ErrorsПрограммированиеVHDL Majority VoteПрограммированиеVHDL 1-bit Full AdderПрограммирование
02VHDL Logic Design Techniques18 материалов

Lectures

Learning to speak VHDL (Intro)ВидеоCombinatorial CircuitsВидеоSynchronous Logic: Latches and Flip FlopsВидеоSynchronous Logic: Counters and RegistersВидеоBuses and Tristate BuffersВидеоModular Designs: Components, Generate and Loops in VHDLВидеоTest Benches in VHDL: CombinatorialВидеоTest Benches in VHDL: SynchronousВидеоMemory in VHDLВидеоFinite State Machines in VHDLВидеоWeek 2 ReadingsЧтение

Week 2 Missions

Module 2 QuizЗаданиеFiles for Week 2 Programming AssignmentsЧтениеVHDL 74LS163 Binary CounterПрограммированиеVHDL Make a MemoryПрограммированиеVHDL Finite State MachineПрограммированиеVHDL ALUПрограммированиеVHDL FIFO
03Basics of Verilog17 материалов

Lectures

Verilog for fun and profit (intro)ВидеоYour First Verilog phraseВидеоVerilog Rules and Syntax; Keywords and Identifiers; Sigasi/Quartus editingВидеоVerilog Statements and OperatorsВидеоVerilog Modules, Port Modes and Data TypesВидеоVerilog StructureВидеоTesting with ModelSimВидеоVerilog EvaluationВидеоWeek 3 ReadingsЧтение

Week 3 Missions

Verilog Find the ErrorsЗаданиеModule 3 QuizЗаданиеSubmitting Verilog Programming AssignmentsВидеоFiles for Week 3 Programming AssignmentsЧтениеVerilog 2-bit ComparatorПрограммированиеVerilog Correct ErrorsПрограммирование
04Verilog and System Verilog Design Techniques18 материалов

Lectures

Learning to speak Verilog (intro)ВидеоCombinatorial CircuitsВидеоSynchronous Logic: Latches and Flip FlopsВидеоSynchronous Logic: Counters and RegistersВидеоBuses and Tristate BuffersВидеоModular Design in VerilogВидеоTestbenches in VerilogВидеоTestbenches in Verilog IIВидеоMemory with VerilogВидеоVerilog Finite State MachinesВидеоWeek 4 ReadingsЧтение

Week 4 Missions

Module 4 QuizЗаданиеFiles for Week 4 Programming AssignmentsЧтениеVerilog 74LS161 Binary CounterПрограммированиеVerilog Make a MemoryПрограммированиеVerilog Finite State MachineПрограммированиеVerilog ALUПрограммированиеVerilog FIFO
Программирование
Verilog Majority VoteПрограммирование
Verilog 4-bit Full AdderПрограммирование
Программирование